ÐÓöÎ- ¹ÙÍø´úÀí,Æ·ÅÆ±£ÕÏ!



FPGAоƬLAV-AT-E70

·¢²¼ÓÚ£º2023-11-15 16:35:18

Æ·ÅÆÃû³Æ£ºLattice

  • ¶©»õÖÜÆÚ£º12-14ÖÜ
  • Á¢¼´¶©¹º

ÖØÒª²ÎÊý£º

ÐͺţºAvant-E?ϵÁÐ

Âß¼­ÃÅ£º637k

ËÙÂÊ£º1866 Mbps

  • ²úÆ·ÏêÇé

Lattice Avant-E?ϵÁÐÖжËFPGAÊÇÊ×Åú²ÉÓÃ16nm FinFET Avantƽ̨¹¹½¨µÄ²úÆ·¡£¸Ãƽ̨¾­¹ýÓÅ»¯£¬¿ÉÌṩͬÀà²úÆ·Öй¦ºÄ×îµÍ¡¢ÍâÐγߴç×îС¡¢ÐÔÄÜ×î¸ßµÄ FPGA Æ÷¼þ¡£Avant-E ϵÁÐΪÖÐ¶Ë FPGA Ìṩ×î¸ßµÄ DSP ºÍǶÈëʽ´æ´¢Æ÷Âß¼­±È£¬ÎªÆû³µ¡¢Í¨ÐÅ¡¢¼ÆËãºÍ¹¤ÒµÏ¸·ÖÊг¡ÖеÄÓ¦ÓÃÌṩ±ßÔµÖÇÄÜ¡£

¸ßÐÔÄÜ¡¢½ô´Õ¡¢µÍ¹¦ºÄ ¨C ´Ó 262k µ½ 637k µÄ¸ßÂß¼­ÈÝÁ¿ÏµÍ³Âß¼­µ¥Ôª£¬×îСµÄ 11 x 9 mm ·â×°Ñ¡Ï¹¦ºÄ±È¾ºÕù²úÆ·µÍ 2.5 ±¶

¿ìËÙÍⲿ´æ´¢Æ÷Ö§³Ö - LPDDR4/DDR4 ËÙÂÊΪ 1866 Mbps

¸ßЧµÄ±ßÔµ AI ´¦Àí ¨C ¶à´ï 7200 ¸ö INT8 ³Ë·¨Æ÷ºÍ 36 Mb ǶÈëʽÄÚ´æ¿ÉʵÏÖ¸ü¸ßЧµÄ AI/ML Ë㷨ʵʩ


ÌØÕ÷£º

¡¤ ¶à´ï 637k ¸öϵͳÂß¼­µ¥Ôª¡¢36 Mb ǶÈëʽ´æ´¢Æ÷ºÍ 1800 - 18x18 ³Ë·¨Æ÷(7200 - 8x8 ³Ë·¨Æ÷)

¡¤ ×îµÍ¹¦ºÄ£ºÔÚÀàËÆÃܶÈÏ£¬¹¦ºÄ±È¾ºÕù¶ÔÊÖµÄ FPGA µÍ 2.5 ±¶

¡¤ ·âװСÖÁ 11x9 mm (262k SLC) »ò 15x13 mm (637k SLC)

¡¤ AI ÓÅ»¯µÄ DSP Ä£¿éÖ§³Ö 18x18 ³Ë·¨Æ÷£¬¿É²ð·ÖΪËĸö 8x8 ³Ë·¨Æ÷

¡¤ ¿ìËÙÅäÖãºI/O ÅäÖÃÔÚ 10 ºÁÃëÄÚÍê³É£¬637k SLC µÄÍêÕûÅäÖÃÔÚ 60 ºÁÃëÄÚÍê³É

¡¤ ÌṩÉÌÒµ¼¶ºÍ¹¤Òµ¼¶


Avant-AT-E ϵÁÐÑ¡ÐÍÖ¸ÄÏ£º

ÌØÕ÷E30ϵÁÐE50ϵÁÐE70ϵÁÐ
ϵͳÂß¼­µ¥Ôª262 k
409 k
637 k
ǶÈëʽ´æ´¢Æ÷ £¨EBR£© Ä£¿é £¨36 kb£©400630990
ǶÈëʽ´æ´¢Æ÷ £¨Mb£©14.422.735.6
·Ö²¼Ê½RAMλ £¨kb£©170026604140
DSP£¨18x18 ³Ë·¨Æ÷£©70011201800
DSP£¨8x8 ³Ë·¨Æ÷£©12800
44807200
¸ßƵÕñµ´Æ÷ £¨400 MHz£©111
GPLL£¨WRPLL¡¢HPPLL£©1,52,72,9
Íⲿ´æ´¢Æ÷½Ó¿ÚÖ§³ÖLPDDR4/DDR4 ÄÚ´æLPDDR4/DDR4 ÄÚ´æLPDDR4/DDR4 ÄÚ´æ
ζȵȼ¶2C, IC, IC, I


ÔÚÏßÁôÑÔ

ÔÚÏßÁôÑÔ

¡¾ÍøÕ¾µØÍ¼¡¿¡¾sitemap¡¿